Projektowanie w Microwind - pierwsze kroki.

       W głównym oknie programu widzimy siatkę, która pokazuje skalę rysunku. Wszystkie wymiary rysunku są podawane w całkowitych wielokrotnościach l. W niektórych edytorach stosuje się wymiarowanie w mikrometrach. Zastosowanie wymiarowania l pozwala na wykonanie rysunków bardziej niezależnych od użytej technologii. Od ponad dziesięciu lat minimalna długość bramki wynosi 2l, dla wszystkich procesów technologicznych CMOS. Podobnie minimalna szerokość ścieżki metalowej wynosi 3l.

        Zobacz teraz jak wygląda  główne okno programu:   

       Przed rozpoczęciem rysowania topografii układu należy wybrać technologię, w której będziemy pracować. W tym celu wybieramy z menu File->Select Foundry, a następnie w pojawiającym się oknie dialogowym wybieramy odpowiedni plik technologiczny, tak jak pokazano poniżej:


Rys. 1. Okno dialogowe wyboru technologii.

        Bezwzględna wartość l w mikronach zależy od technologii. Poniżej przedstawiono wartości l dla technologii używanych w programie:


Plik technologiczny  Technologia Wartość l Długość bramki w jednostkach l Długość bramki w mm
 ES212.RUL ES2 1.2 mm CMOS 0.6 mm 2l 1.2 mm
 ES212.RUL ES2 1.0 mm CMOS 0.5 mm 2l 1.0 mm
 ES208.RUL ES2 0.8 mm CMOS 0.4 mm 2l 0.8 mm
 AMS12.RUL AMS 1.2 mm BiCMOS 0.6 mm 2l 1.2 mm
 JESSI05.RUL JESSI 0.5 mm CMOS 0.3 mm 2l 0.6 mm
 AFFO12.RUL ABB HAFFO niskonapięciowa 0.5 mm  0.6 mm 2l 1.2 mm

Tabela 1. Wartość l  i minimalna długość bramki w dostępnych technologiach.

Tworzenie maski tranzystora.

        Klikając na ikonie uruchamiamy narzędzie służące do rysowania prostokątów. Następnie z palety po prawej stronie wybieramy Polisilicium, a następnie:

        Na ekranie zobaczymy prostokątny obszar polikrzemowy jak na rysunku poniżej. Szerokość bramki nie powinna być mniejsza niż  2l.

Rys. 2. Prostokąt polikrzemowy - przyszła bramka tranzystora MOS.

        Na koniec z palety wybieramy N+ Diffusion i tworzymy obszar drenu i źródła tranzystora NMOS. Wynik tego działania widzimy poniżej:


Rys. 3. Maski technologiczne tranzystora NMOS.