



LABORATORIUM PRZYRZĄDÓW I UKŁADÓW MOCY

Ćwiczenie 3^B

Tranzystory MOSFET

Sterowanie impulsowe

Plan pracy

0'	15'	30'	45'	1 ^h	1 ^h 15'	PD

Opracowanie ćwiczenia i instrukcji:

Łukasz Starzak
Adam Olszewski

Łódź 2008

wer. 5.3. 30.12.2008

Spis treści

B Wprowadzenie	5
1. Cel i przebieg ćwiczenia.....	5
2. Przetwornice prądu stałego.....	7
2.1. Przekształtniki DC-DC	7
2.1.a. Obszar zastosowań	7
2.1.b. Przetwornice dławikowe	8
2.2. Układy o działaniu ciągłym.....	9
2.2.a. Przekształtnik elektromechaniczny	9
2.2.b. Układ elektroniczny o działaniu ciągłym.....	11
2.3. Przetwornice impulsowe.....	12
2.3.a. Sterowanie impulsowe	12
2.3.b. Przekształtnik elektroniczny o działaniu przełączającym	14
2.3.c. Analiza energetyczna.....	15
2.3.d. Filtracja	17
2.4. Przetwornica dławikowa podwyższająca napięcie	18
2.4.a. Układ wyjściowy	18
2.4.b. Zwiększenie prądu wejściowego przez przełączanie topologii	19
2.4.c. Magazynowanie energii prądu za pomocą dławika	19
2.4.d. Magazynowanie energii w kondensatorze	23
2.5. Układ z kluczem półprzewodnikowym	26
2.5.a. Działanie półprzewodnikowego klucza dwupozycyjnego	26
2.5.b. Straty energii przy twardym przełączaniu.....	26
2.5.c. Moc strat w tranzystorze	27
2.5.d. Prąd dławika	29
2.5.e. Sprawność energetyczna	30
2.5.f. Wpływ strat mocy na charakterystyki przetwornicy	31
2.5.g. Częstotliwość pracy i zastosowanie tranzystorów MOSFET.....	33
2.6. Przebiegi w układzie przetwornicy podwyższającej napięcie.....	34
2.6.a. Kompletny obraz działania układu	34
2.6.b. Pomiar mocy czynnej wejściowej i wyjściowej.....	36
C Wykonanie	37
3. Pomiary	37
D Wyniki.....	39
4. Opracowanie i analiza wyników	39
4.1. Sterowanie kluczem półprzewodnikowym.....	39
4.2. Przetwarzanie napięcia.....	40
E Informacje	41
5. Oczekiwana zawartość sprawozdania.....	41
6. Wymagana wiedza	42
6.1. Przed przystąpieniem do wykonywania ćwiczenia.....	42

6.2. Kolokwium	42
7. Literatura	42

1. Cel i przebieg ćwiczenia

Celem tej części ćwiczenia jest obserwacja pracy tranzystora MOSFET mocy w jego typowej aplikacji, jaką jest przetwornica prądu stałego. W układzie tym tranzystor stanowi część półprzewodnikowego klucza dwupołożeniowego, przełączającego prąd z jednej gałęzi do drugiej. Przetwornica umożliwia poznanie impulsowej metody sterowania przyrządów półprzewodnikowych mocy.

Ćwiczenie pokazuje, że technika układów przełączanych z wykorzystaniem tranzystorów mocy pozwala na realizację pożytecznych funkcji w układach stałoprądowych, przy wysokiej sprawności energetycznej. Jak zawsze, związane są z tym jednak pewne ograniczenia, w czym znaczący udział ma klucz półprzewodnikowy.

Wyniki zostaną powiązane z uzyskanymi w pierwszej części ćwiczenia. Przy okazji możliwe będzie potwierdzenie przyczyny występowania efektu Millera w obwodzie bramki tranzystora.

2. Przetwornice prądu stałego

2.1. Przekształtniki DC-DC

2.1.a. Obszar zastosowań

Układem badanym w tej części ćwiczenia jest przetwornica dławikowa prądu stałego podwyższająca napięcie. Przypomnijmy, że przetwornice prądu stałego zaliczają się do **elektronicznych układów przekształtnikowych** i stanowią zasadniczą rodzinę układów w klasie **przekształtników DC-DC**.

Określenie „prądu stałego” odpowiada angielskiemu *direct current*, które może się odnosić do dowolnej wielkości elektrycznej – nie tylko prądu. W przypadku przekształtnika wskazuje ono na to, z którą składową (stałą czy przemienną) napięcia i prądu związana jest decydująca część przekazywanej mocy. W przetwornicach prądu stałego jest to więc składowa stała. Wielkością faktycznie przetwarzaną nie musi być jednak prąd. Wręcz przeciwnie – w dużej części przypadków praktycznych przetwornice są zasilane ze źródła napięcia i ich wyjście ma również charakter źródła napięcia (stałe napięcie, niezależne od prądu). Taki przypadek będziemy badać w niniejszym ćwiczeniu.

Z przetwornicami prądu stałego stykamy się codziennie. Stanowią one podstawowy składnik zasilaczy impulsowych (np. komputerowych), ładowarek oraz niektórych układów sterowania silników prądu stałego. Mogą być też wykorzystywane w ściemniaczach lamp fluorescencyjnych (świelówek) i halogenowych.

Poza tym przetwornice podwyższające napięcie, ze względu na ich specyficzną konstrukcję, często stosuje się jako dodatkowy blok zwiększający współczynnik mocy prostowników. Zastosowanie to jest powszechne np. w przypadku droższych komputerowych zasilaczy impulsowych czy stabilizatorów lamp fluorescencyjnych większej mocy.

Przekształcanie energii DC-DC można realizować nie tylko za pomocą przetwornic – tj. układów przełączanych. Istnieją również przekształtniki DC-DC o działaniu ciągłym. Są one wykorzystywane głównie w zasilaczach. Ich główną zaletą jest niski poziom zaburzeń w napięciu wyjściowym. Wadą natomiast – jak wykażemy wkrótce – mała sprawność i konieczność odprowadzania dużej ilości ciepła.

2.1.b. Przetwornice dławikowe

Najprostszą pod względem topologii i zasady działania grupą przetwornic są *przetwornice dławikowe*. Każdy układ z tej grupy zawiera co najmniej 4 elementy:

- 1) przyrząd półprzewodnikowy sterowalny,
- 2) przyrząd półprzewodnikowy niesterowalny,
- 3) dławik,
- 4) kondensator.

Dławikiem (ang. *choke*) nazywamy cewkę (ang. *coil*) z rdzeniem wykazującą:

- 1^o znaczną reaktancję dla częstotliwości pracy (przełączania) przetwornicy – w związku z tym blokuje ona składową przemienną prądu
- 2^o i niską rezystancję – w związku z tym przepuszcza ona składową stałą prądu.

Łącząc powyższe 4 elementy w różny sposób można uzyskać 3 podstawowe układy o różnych funkcjach:

- 1) obniżający napięcie,
- 2) podwyższający napięcie,
- 3) odwracający napięcie (i podwyższający zarazem).

Taki właśnie prosty układ jest obiektem badań w niniejszym ćwiczeniu. Trzeba jednak wiedzieć, że często dla uzyskania wymaganych parametrów pracy przetwornicy konieczne jest zastosowanie układu bardziej skomplikowanego, co może oznaczać np. dodanie obwodu sprzężenia zwrotnego, obwodów zabezpieczeń, transformatora separacyjnego czy wejściowego filtra przeciwzakłócenieniowego.

Zanim przejdziemy do wyjaśnienia działania badanego układu (podwyższającego), przedstawimy ogólną ideę przetwornic prądu stałego i metody ich sterowania, zwanej sterowaniem impulsowym. Dokonamy tego w oparciu o najprostszy układ impulsowy – przekształcający energię związaną z pewnym stałym napięciem wejściowym U_i na energię związaną z mniejszym napięciem wyjściowym U_o . Układ taki posiada swoje odpowiedniki o działaniu ciągłym, dzięki czemu będziemy mogli pokazać zalety płynące z techniki impulsowej.

2.2. Układy o działaniu ciągłym

2.2.a. Przekształtnik elektromechaniczny

Najprostszym i pierwszym znanym przekształtnikiem DC-DC jest układ elektromechaniczny. Stanowi go zwykły **opornik nastawny** R_p **włączony w szereg w obwód mocy** (rys. 1a). Pod względem topologii jest to więc układ identyczny jak elektromechaniczny przekształtnik AC-AC (ćwiczenie 2).

Zwiększając wartość opornika, powodujemy odkładanie się na nim coraz większej części napięcia wejściowego – zaś coraz mniejsza część dostępna jest dla odbiornika zgodnie z zależnością

$$U_o = U_i \frac{R_L}{R_p + R_L} = U_i \left(1 + \frac{R_p}{R_L}\right)^{-1} \quad (1)$$

Uzyskujemy więc zmniejszenie napięcia w stosunku, który nazywany jest *współczynnikiem przetwarzania napięcia* (ang. *voltage conversion ratio*)

$$K_U = \frac{\Delta U_o}{U_i} \quad (2)$$

W rozważanym przypadku

$$K_U = \left(1 + \frac{R_p}{R_L}\right)^{-1} \quad (3)$$

Układ z opornikiem ma charakter dzielnika napięcia. A więc nastawa napięcia wyjściowego zależy faktycznie nie od wartości opornika R_p jako takiej, lecz od stosunku tej wartości do rezystancji odbiornika R_L – co pokazuje powyższy wzór. Jeżeli odbiornik zmienia swoją rezystancję w czasie pracy (co przy stałym napięciu oznacza po prostu większy lub mniejszy pobór prądu), to **napięcie na nim będzie się również zmieniać**. Stosowalność układu z opornikiem jest więc w zasadzie ograniczona do obciążeń stacjonarnych. Tymczasem duża część odbiorników taka nie jest – np. telefon komórkowy pobiera dużo więcej mocy (a więc prądu, gdyż napięcie zasilania jest stałe) w trakcie rozmowy, niż w stanie oszczędzania energii.

Dodatkowo sprawność tego rozwiązania jest w dużym zakresie sterowania niewielka, co wykazaliśmy już w ćwiczeniu 2. Wynika to z konieczności odłożenia na oporniku całej różnicy między napięciem wejściowym a wyjściowym

$$U_c = U_i - U_o \quad (4)$$


Jeżeli obciążenie (prąd wyjściowy I_o , przy czym w tym układzie $I_o = I_i$) jest znaczne, to będzie to związane z ciągłym wydzielaniem w przekształtniku (oporniku) znaczącej mocy

$$\Delta P_c = U_c I_o = (U_i - U_o) I_o \quad (5)$$

Sprawność przekształtnika elektromechanicznego jest tym niższa, im większa różnica napięć (a więc im bardziej chcemy zmienić napięcie):

$$\eta = \frac{P_o}{P_i} = \frac{U_o I_o}{U_i I_i} = \frac{U_o I_o}{U_i I_o} = \frac{U_o}{U_i} = K_U \quad (6)$$

Założmy dla ustalenia uwagi, że $U_i = 20 \text{ V}$, pożądane napięcie wyjściowe $U_o = 10 \text{ V}$, obciążenie $I_o = 1 \text{ A}$. Wobec tego $K_U = 0,5$, a równoważna rezystancja odbiornika $R_L = U_o / I_o = 10 \Omega$. Na oporniku nastawnym musi się odłożyć napięcie o wartości $20 \text{ V} - 10 \text{ V} = 10 \text{ V}$. Moc w nim tracona jest równa $10 \text{ V} \cdot 1 \text{ A} = 10 \text{ W}$, co stanowi połowę mocy wejściowej $20 \text{ V} \cdot 1 \text{ A} = 20 \text{ W}$. Sprawność wynosi więc zaledwie $10 \text{ W} / 20 \text{ W} = 0,5$. Wynika to zresztą również wprost z wyprowadzonego wyżej wzoru (6).



Rys. 1. Przetwarzanie energii prądu stałego: a) przekształtnik elektromechaniczny; b) przekształtnik elektroniczny; c) elektroniczny przekształtnik przelączany z uwzględnieniem filtra wyjściowego

2.2.b. Układ elektroniczny o działaniu ciągłym

Duży postęp dokonał się dzięki **wynalezieniu tranzystorów bipolarnych złączowych** (BJT) mocy i opracowaniu odpowiednich układów o działaniu ciągłym. W takich układach w szereg w obwód mocy włączony jest tranzystor (jego obwód kolektor-emiter; rys. 1b). Dostarczając do tranzystora odpowiedni prąd sterujący (bazy) I_B , można powodować przepływ większego lub mniejszego prądu kolektora I_C , który – jak wynika ze schematu – równy jest prądowi wyjściowemu przekształtnika I_o . W wyniku uzyskujemy zmianę napięcia wyjściowego zgodnie z prawem Ohma

$$U_o = R_L I_o = R_L I_C = R_L \beta_F I_B \quad (7)$$

gdzie β_F jest statycznym wzmocnieniem prądowym tranzystora w układzie wspólnego emitera

$$\beta_F = \frac{I_C}{I_B} \quad (8)$$

Ponieważ dokonuje się to za pomocą sygnału elektrycznego (a nie mechanicznego jak w przypadku opornika nastawnego), można zrealizować **elektryczne sprzężenie zwrotne**. Mierząc i odpowiednio przetwarzając napięcie wyjściowe, można spowodować takie zmiany prądu bazy, że napięcie to będzie utrzymywane na stałym poziomie – mimo zmian rezystancji odbiornika lub także napięcia wejściowego. Układy tego typu nazywamy **stabilizatorami napięcia o działaniu ciągłym** (ang. *linear voltage regulators*).

Powyższe obowiązuje jednak wyłącznie dla **pracy tranzystora w zakresie aktywnym**. Tylko wówczas tranzystor może pełnić rolę sterowanego źródła prądu, tzn. przewodzić prąd będący funkcją wyłącznie wielkości sterującej (I_B), a niezależny od napięcia wyjściowego (U_{CE}). Oznacza to pracę pośrodku obszaru charakterystyk wyjściowych $U_{CE}-I_C$, a więc przy jednoczesnych znaczących wartościach prądu i napięcia – a w konsekwencji, przy dużej mocy strat.

Do tego wniosku można zresztą dojść prościej. Zauważmy, że na tranzystorze musi się ciągle odkładać dokładnie takie samo napięcie, jak w układzie z opornikiem – wyrażające się równością (4). W związku z tym, w takich samych warunkach pracy (U_i , U_o , I_o) **moc strat w tranzystorze jest dokładnie taka sama**, jak w oporniku nastawnym, a sprawność nadal wyraża się wzorem (6). Dla rozważanego przypadku liczbowego wynosi więc ona 0,5.

Układy elektroniczne o działaniu ciągłym umożliwiają więc automatyczną regulację wyjścia. Nie likwidują jednak wady polegającej na ciągłej konieczności odłożenia na elemencie wykonawczym (poprzednio – oporniku, obecnie – tranzystorze) całej różnicy napięć między wejściem a wyjściem, przy ciągłym przepływie prądu z wejścia do wyjścia. Oznacza to ciągle występujące straty mocy w tranzystorze, w tym samym rozmiarze, co w przypadku opornika. Oznacza to nie tylko obniżenie sprawności, ale jednocześnie problemy z chłodzeniem elementu wykonawczego (tranzystora).

2.3. Przetwornice impulsowe

2.3.a. Sterowanie impulsowe

Oba problemy – regulacji i sprawności – można rozwiązać dopiero z wykorzystaniem **techniki układów przełączanych**. Jeżeli tranzystor będzie przez część czasu w pełni załączony (z jak najniższym spadkiem napięcia na nim), a przez część – w pełni wyłączony (z prawie zerowym przepływem prądu), to moc strat zostanie znacznie ograniczona.

Uzyskanie takiego działania układu wymaga sterowania nie ciągłego, ale impulsowego. W **sterowaniu impulsowym** wielkość sterująca x (prąd, napięcie) ma postać **przebiegu impulsowego** (ang. *pulse wave*) o kształcie, który w uproszczeniu można rozważać jako prostokątny (patrz rys. 2a). Składa się on z powtarzających się **impulsów** (ang. *pulses*) – odcinków o poziomie wyższym niż spoczynkowy.

Przebieg impulsowy opisuje się za pomocą następujących parametrów:

- 1) **okres powtarzania** T_p (ang. *period of repetition*) – to oczywiście najmniejszy czas, po którym przebieg sterujący wykazuje powtarzalność, a więc jaki upływa np. między początkami kolejnych impulsów;
- 2) **częstotliwość powtarzania** f_p (ang. *frequency of repetition*) – to odwrotność okresu powtarzania

$$f_p = \frac{1}{T_p} \quad (9)$$

- 3) **czas trwania** t_p (ang. *pulse width*) – to długość grzbietu impulsu;
- 4) **współczynnik wypełnienia impulsów** D (ang. *duty cycle*) – to stosunek czasu trwania do okresu powtarzania:

$$D = \frac{t_p}{T_p} \quad (10)$$

Jak łatwo zauważyć, do jednoznacznego opisu przebiegu impulsowego w dziedzinie czasu wystarczy jeden z parametrów 1–2 i jeden z parametrów 3–4.

W dziedzinie danej wielkości elektrycznej (prądu lub napięcia), przebieg impulsowy opisują:

- 5) **poziom niski** X_L (ang. *low level*) – to wartość wielkości x odpowiadająca **podstawie impulsu** (ang. *pulse base*);
- 6) **poziom wysoki** X_H (ang. *high level*) – to wartość wielkości x odpowiadająca **grzbietowi impulsu** (ang. *pulse top*);
- 7) **amplituda** X_m (ang. *amplitude*) – to odległość między poziomem niskim a wysokim

$$X_m = X_H - X_L \quad (11)$$


Jak łatwo zauważyć, do jednoznacznego opisu przebiegu wystarczy dowolne dwa z parametrów 5–7.

W elektronice mocy bardzo często spotyka się przebiegi o zerowym poziomie podstawy ($X_L = 0$), dla których $X_H = X_m$. Ze względu na częstość występowania tego przypadku, a jednocześnie znaczne uproszczenie otrzymywanych zależności, zwykle w analizie sterowania impulsowego przyjmuje się właśnie zerowy poziom podstawy.

Powyższe parametry opisują w pełni jedynie impulsy idealne. W elektronice mocy najczęściej uwzględnianą cechą **rzeczywistego przebiegu impulsowego** jest niezerowa długość zboczy (ang. *edges*). Zbocza te opisuje się za pomocą (zob. rys. 2b):

- 8) *czasu narastania* t_r (ang. *rise time*) – tj. czasu, jaki zajmuje narosnięcie przebiegu od 10% do 90% jego amplitudy;
- 9) *czasu opadania* t_f (ang. *fall time*) – tj. czasu, jaki zajmuje opadnięcie przebiegu od 90% do 10% jego amplitudy.

Inne nieidealności (np. przerzuty, czas ustalania odpowiedzi, fluktuacje fazy) nie mają z reguły wpływu na makroskopowe działanie przekształtników modelowych (akademickich, idealnych). Dlatego zostaną one przez nas zaniedbane. Ich uwzględnienie staje się natomiast konieczne na etapie optymalizacji układów fizycznych (rzeczywistych), w których mogą powodować niepożądane zjawiska mikroskopowe niekorzystnie oddziałujące na całościowe działanie układu.




Rys. 2. Przebieg impulsowy i jego podstawowe parametry

2.3.b. Przekształtnik elektroniczny o działaniu przełączającym

Powróćmy teraz do rozpatrywanego przykładu przetwarzania energii elektrycznej. Zasadniczo topologia przekształtnika pozostaje niezmienną (rys. 1b). Zmienia się jedynie kształt przebiegu sterującego (w tym wypadku prądu bazy). Częstotliwość powtarzania impulsów f_p tego przebiegu narzuca oczywiście **częstotliwość przełączania** układu f_s (ang. *switching frequency*) i **okres przełączania** układu T_s (ang. *switching period*):

$$f_s = \frac{1}{T_s} = f_p \quad (12)$$



Rys. 3. Przebiegi wielkości elektrycznych w układzie przetwornicy obniżającej przy założeniu: $U_i = 20 V$, $U_o = 10 V$, $R_L = 10 \Omega$, $f_p = 100 kHz$, $U_{on} = 1 V$, $t_{r(sw)} = t_{f(sw)} = 0,5 \mu s$: linia kreskowa – układ o działaniu ciągłym; linia ciągła – układ o działaniu przełączającym (sterowanie impulsowe)

Założmy, że częstotliwość przełączania jest stała i wynosi $f_s = f_p = 100$ kHz. Wówczas okres $T_s = 10$ μ s. Niech współczynnik wypełnienia wynosi $D = 0,5$, stąd $t_p = 0,5$ $T_p = 5$ μ s (powód takiego a nie innego wyboru wartości D stanie się wkrótce jasny).

Założmy też, że parametry tranzystora rozpatrywanego jako klucz półprzewodnikowy są następujące: napięcie w stanie załączenia $U_{on} = 1$ V, prąd w stanie wyłączenia $I_{off} = 0$, czas narastania i czas opadania (prądu głównego) $t_{r(sw)} = t_{f(sw)} = 0,5$ μ s. Indeks „sw” (*switch*) został dodany, aby uniknąć pomyłki z parametrami przebiegu sterującego, o którym zakładamy, iż jest idealny, tj. $t_r = t_f = 0$. Jak widać, parametry klucza (U_{on} , t_r , t_f) zostały przyjęte raczej jako maksymalne z możliwych w stosunku do współcześnie uzyskiwanych.

Przebiegi w układzie z rys. 1b w obu przypadkach sterowania – ciągłego i impulsowego, przedstawiono na rys. 3. W pierwszym przypadku przebieg sterujący i_B jest stały, a jego poziom wynika z konieczności uzyskania prądu 1 A i spadku napięcia 10 V (patrz paragraf 2.2.b). W drugim przypadku prąd i_B ma przebieg impulsowy i **dzieli okres przełączania na dwa takty**:

- 1) tranzystor załączony – wówczas $u_c = U_{on} = 1$ V (zgodnie z założeniem), więc w obwodzie płynie prąd $i_o = (U_i - U_{on})/R_L = 1,9$ A. Przepływ tego prądu powoduje rozpraszanie w tranzystorze mocy o wartości $\Delta p_c = U_{on} i_o = 1,9$ W;
- 2) tranzystor wyłączony – wówczas $i_o = I_{off} = 0$ (zgodnie z poczynionym wyżej założeniem, prawie zawsze uprawnionym), a więc również $u_o = R_L i_o = 0$ (do wartości tej wrócimy w paragrafie 2.3.d). Spadek napięcia na tranzystorze wynosi więc 20 V, jednak z powodu zerowego prądu chwilowa moc strat $\Delta p_c = 0$.

Jak widać, w stosunku do układu o działaniu ciągłym, moc strat w tranzystorze zmalała o rząd wielkości – zamiast 10 W wydzielanych ciągle mamy 1,9 W wydzielanych tylko przez połowę czasu.

2.3.c. Analiza energetyczna

Dla dokładnego rachunku należałoby uwzględnić dynamiczne straty mocy. W celu ich oszacowania przybliżmy przebiegi napięcia i prądu podczas przełączania tranzystora odcinkami prostymi. Wówczas moc chwilowa Δp_c jako iloczyn prądu i_o i napięcia u_c mieć będzie kształt wycinka paraboli o wartości maksymalnej $U_{off} I_{on}/4$ (patrz rys. 3). Można prosto obliczyć, że pole pod tą parabolą jest równe (przyjmując $U_{on} \approx 0$) $1/6 \cdot U_{off} \cdot I_{on} \cdot t_r$ dla załączania i $1/6 \cdot U_{off} \cdot I_{on} \cdot t_f$ dla wyłączania (oczywiście parametry t_r i t_f odnoszą się do obwodu głównego tranzystora, nie do przebiegu sterującego).

Przy założonych wartościach liczbowych otrzymujemy:

- 1^o dla stanu załączenia energia tracona

$$W_{ons} = \int_{t_p - t_r} \Delta p_c dt = \int_{t_p - t_r} u_c i_o dt = U_{on} \frac{U_i - U_{on}}{R_L} (t_p - t_r) = 1 \text{ V} \cdot 1,9 \text{ A} \cdot 4,5 \mu\text{s} = 8,6 \mu\text{J}$$

- 2^o dla stanu wyłączenia energia tracona (przy założeniu zerowego prądu)

$$W_{offs} = \int_{T_p - t_p - t_r - t_f} \Delta p_c dt = \int_{T_p - t_p - t_r - t_f} u_c i_o dt = U_i \cdot 0 \cdot (T_p - t_p - t_r - t_f) = 0 \text{ J}$$

3^o stąd moc czynna strat statycznych

$$\Delta P_{c,stat} = \frac{W_{ons} + W_{offs}}{T_s} = \frac{W_{ons}}{T_s} = \frac{8,6 \mu\text{J}}{10 \mu\text{s}} = 0,86 \text{ W}$$

4^o dla stanu załączania energia tracona

$$W_{on} = \int_{t_r} \Delta p_c dt = \frac{1}{6} U_{off} I_{on} t_r = \frac{1}{6} \cdot 20 \text{ V} \cdot 1,9 \text{ A} \cdot 0,5 \mu\text{s} = 3,2 \mu\text{J}$$

5^o dla stanu wyłączenia energia tracona

$$W_{off} = \int_{t_f} \Delta p_c dt = \frac{1}{6} U_{off} I_{on} t_f = \frac{1}{6} \cdot 20 \text{ V} \cdot 1,9 \text{ A} \cdot 0,5 \mu\text{s} = 3,2 \mu\text{J}$$

6^o stąd moc czynna strat dynamicznych

$$\Delta P_{c,dyn} = \frac{W_{on} + W_{off}}{T_s} = \frac{3,2 \mu\text{J} + 3,2 \mu\text{J}}{10 \mu\text{s}} = 0,64 \text{ W}$$

7^o ostatecznie całkowita moc czynna strat w tranzystorze spadła do wartości

$$\Delta P_c = \Delta P_{c,stat} + \Delta P_{c,dyn} = 0,86 \text{ W} + 0,64 \text{ W} = 1,5 \text{ W}$$

Rozmiar spadku mocy strat wizualnie przedstawia zaznaczone na szaro pole na rys. 3. Jest to różnica pól powierzchni pod przebiegiem mocy chwilowej dla sterowania ciągłego i dla sterowania impulsowego – a więc różnica energii wydzielanej w tranzystorze w jednym i w drugim przypadku.

Zauważmy, że moc czynna wejściowa nie zmieniła się znacząco i nadal wynosi ok. 20 W, gdyż

$$P_i = \frac{1}{T_p} \int_{T_p} u_i i_i dt = \frac{1}{T_p} \left(\int_{\text{takt 1}} U_i i_o dt + \int_{\text{takt 2}} U_i \cdot 0 \cdot dt \right) = \frac{1}{T_p} (U_i i_o t_p + 0) = \frac{20 \text{ V} \cdot 1,9 \text{ A} \cdot 5 \mu\text{s}}{10 \mu\text{s}} = 19 \text{ W}$$

Wobec tego sprawność układu znacząco wzrosła do wartości

$$\eta = \frac{P_i - \Delta P_c}{P_i} = \frac{19 \text{ W} - 1,5 \text{ W}}{19 \text{ W}} = 0,92$$

Przypomnijmy, że wynik ten otrzymaliśmy przyjmując parametry klucza raczej z dolnej półki (gorsze osiągi) niż z górnej.

Powyższy przykład pokazuje, że **układy przełączane umożliwiają przetwarzanie energii z dużo większą sprawnością**, niż układy o działaniu ciągłym. Jak można jednocześnie stwierdzić, na sprawność konkretnego układu decydujący wpływ mają dwa parametry klucza półprzewodnikowego:

- 1) napięcie (czy też równoważnie rezystancja) w stanie załączenia oraz
- 2) czas przełączania (narastania i opadania).

2.3.d. Filtracja

Do tej pory nie analizowaliśmy przebiegu napięcia wyjściowego. Tymczasem, ze względu na impulsowy przebieg prądu i_o , również **napięcie wyjściowe** – jako spadek napięcia na rezystancji R_L – **uzyskuje przebieg impulsowy**. Obecnie zmienia się ono od 0 V (w takcie 2) do 19 V (w takcie 1).

Zwróćmy jednak uwagę, że przy wybranym współczynniku wypełnienia $D = 0,5$, wartość średnia napięcia wyjściowego wynosi

$$u_{o(av)} = \frac{0 \text{ V} \cdot 5 \mu\text{s} + 19 \text{ V} \cdot 5 \mu\text{s}}{10 \mu\text{s}} = 9,5 \text{ V} \quad (13)$$

Jest to bliskie poprzedniej (i pożądanej) $U_o = 10 \text{ V}$ (patrz rys. 3). Różnica 0,5 V stanowi 5%, a więc w dużej liczbie aplikacji można by ją uznać za dopuszczalną. Gdyby zaś 5% nie było akceptowalne, wystarczy, aby tranzystor był nieco dłużej załączony, co podniesie średnią. Układ ze sterowaniem impulsowym jest więc równoważny poprzednim rozwiązaniom pod warunkiem, że zrealizujemy **uśrednienie przebiegu napięcia wyjściowego**.

Idealne uśrednianie oznacza odrzucenie wszelkiej zmienności, a więc całkowitą eliminację wszelkich składowych (w sensie analizy harmonicznej, tj. transformaty Fouriera) o częstotliwości większej od 0. Tym samym z przebiegu **pozostaje wyłącznie składowa stała**. Uśrednianie nieidealne (rzeczywiste) różni się tylko tym, że zamiast całkowitej eliminacji uzyskujemy stłumienie ze skończoną siłą (nie do zera) oraz częstotliwość graniczną nie zerową, ale jakąś większą, którą realnie można otrzymać.

Powyższa interpretacja uśredniania opisuje nic innego, jak **filtr dolnoprzepustowy** o pewnym tłumieniu i częstotliwości odcięcia. Idealną filtrację zrealizowałby filtr o nieskończonej dużej tłumieniu i nieskończonej małej częstotliwości odcięcia. Schemat układu o działaniu przełączającym z uwzględnieniem filtra przedstawiono na rys. 1c. Filtr realizuje przemianę napięcia zmiennego u_o (o kształcie nadal jak na rys. 3) w napięcie stałe U_o' , równe wartości średniej $u_{o(av)}$ przebiegu u_o .

Najprostszym filtrem analogowym jest obwód RC. Jego wadą jest jednak występowanie strat mocy w oporniku, które obniżyłyby sprawność przekształtnika. Dlatego w najprostszych przetwornicach stosuje się najprostszy filtr bezstratny (w ideale) – obwód LC. Tłumaczy to obecność kondensatora i dławika na minimalnej liście elementów podanej w paragrafie 2.1.b. Sposób włączenia elementów filtru w obwód jest zagadnieniem złożonym i trudnym do uogólnionej analizy. Problem ten przeanalizujemy w uproszczeniu już na konkretnym przykładzie układu badanego w niniejszym ćwiczeniu.

2.4. Przetwornica dławikowa podwyższająca napięcie

2.4.a. Układ wyjściowy

Technika układów przełączanych nie tylko daje wysoką sprawność przekształcania energii. Pozwala ona również na realizację **funkcji niemożliwych do uzyskania za pomocą układów o działaniu ciągłym**. Jedną z takich funkcji jest wytworzenie napięcia o wartości wyższej niż wejściowe. Spróbujmy więc zbudować taki układ krok po kroku. Wiemy już, że do tego celu niezbędny jest sterowalny klucz (nieco inny niż do tej pory) i filtr LC.

Zacznijmy od początku, a więc od narysowania układu bez przekształtnika. Na razie składa się on ze źródła napięcia stałego o pewnej wartości U_i oraz odbiornika, który obciąża układ pewnym prądem I_o (rys. 4). Ponieważ brak jest przekształtnika, więc

$$U_o = U_i \quad (14)$$

$$I_o = I_i \quad (15)$$

Obciążenie I_o najwygodniej będzie opisać poprzez równoważną rezystancję

$$R_L = \frac{U_o}{I_o} \quad (16)$$

Naszym zadaniem jest uzyskanie, dla zadanego obciążenia, napięcia wyjściowego U_o większego od napięcia wejściowego U_i . Ponieważ

$$U_o = I_o R_L \quad (17)$$

zaś w układzie bez przekształtnika

$$I_o = I_i = \frac{U_i}{R_L} \quad (18)$$

więc aby otrzymać $U_o > U_i$, należy w jakiś sposób uzyskać $I_o > U_i / R_L$. Przy tym same wartości U_i i R_L nie mogą ulec zmianie, gdyż są warunkami narzuconymi z zewnątrz, do których projektant musi się dostosować.



Rys. 4. Źródło i odbiornik rozpatrywanego układu przekształcania energii elektrycznej

2.4.b. Zwiększenie prądu wejściowego przez przełączanie topologii

Zadaną funkcję przekształtnika zamierzamy uzyskać z wykorzystaniem techniki układów przełączanych. A więc zwiększenie prądu wyjściowego należy uzyskać poprzez okresową zmianę topologii układu. Do takiej zmiany (zwarcia-rozwarcia pewnych punktów) służą klucze.

Do tej pory rozważaliśmy najprostsze *klucze jednopozycyjne* (ang. *single throw switches*). Są one również zwane *kluczami zwierno-rozwiernymi*, co odnosi się do ich zdolności *zwarcia lub rozwarcia* dwóch punktów obwodu. Istnieją jednak – i są realizowalne z użyciem przyrządów półprzewodnikowych – również inne typy kluczy. *Klucze przełączne* pozwalają *przełączyć* prąd *bieguna* (ang. *pole* – punkt „mocowania” ramienia klucza) do jednej z dwóch lub więcej gałęzi. Taki klucz może być więc zawsze załączony, przy czym jeden z łączonych punktów (biegun) pozostaje stały, a drugi można zmieniać. W najprostszym przypadku, gdy przełączanie możliwe jest między dwoma punktami, mówimy o *kluczu dwupozycyjnym* (ang. *double throw switch*, zob. rys. 5a).

Jeżeli wstawić taki klucz do naszego układu i okresowo na pewien czas przełączać nim źródło U_i na dodatkową gałąź zawierającą opornik o wartości $R_{\text{tiny}} < R_L$ (patrz rys. 5a), to przez część okresu prąd wejściowy wynosić będzie

$$i_i = \frac{U_i}{R_{\text{tiny}}} \quad (19)$$

a więc **więcej niż poprzednio** [wzór (18)]. W oznaczeniach na rys. 5a uwzględniono, iż z powodu działania klucza, prądy i_i i i_o oraz napięcie u_o przestały być stałe – stąd małe litery.

Przebieg prądu wejściowego i_i w układzie z kluczem dwupozycyjnym przedstawiono na rys. 6a, gdzie T_s – okres przełączania, D – współczynnik wypełnienia impulsów sterujących. Zakładamy przy tym, że klucz jest idealny, więc prąd klucza ma identyczny kształt i fazę, co impulsy sterujące. Współczynnik D stosuje się więc również do prądów w obwodzie mocy. Załóżmy przy tym, że przez czas DT_s prąd jest kierowany przez R_{tiny} , natomiast przez $(1-D)T_s$ (czyli pozostałą część okresu) – przez R_L . Takie działanie układu oznacza, że jego topologia jest zmienna – przełączana z pętli U_i-R_L na pętlę U_i-R_{tiny} .


2.4.c. Magazynowanie energii prądu za pomocą dławika

Zauważmy jednak, że potencjał płynącego w powyższym układzie większego prądu pozostaje niewykorzystany. Po przełączeniu klucza na gałąź z odbiornikiem od razu zaczyna płynąć prąd U_i/R_L i napięcie wyjściowe jest takie samo jak w układzie początkowym. W takim razie znajdziemy sposób na to, aby ten duży prąd U_i/R_{tiny} nie przestawał płynąć od razu. Elementem, który przeciwstawia się zmianom prądu jest, jak wiadomo, cewka (dławik).


Aby duży prąd nie przestał płynąć, trzeba dławik umieścić na jego drodze – a więc w gałęzi zawierającej źródło U_i lub w gałęzi zawierającej opornik R_{tiny} . Oprócz tego jednak zależy nam, aby duży prąd mógł być przełączony do gałęzi z odbiornikiem. Dlatego dławik musi być włączony przed rozgałęzieniem, co przedstawiono na rys. 5b.

Im większa indukcyjność dławika, tym silniej przeciwstawia się on zmianom prądu. Ponieważ prąd płynie w obwodzie RL , więc jego zmiany będą wykładnicze ze stałą czasową odpowiednio $\tau_1 = L/R_{\text{tiny}}$ lub $\tau_2 = L/R_L$ (zob. rys. 6b). Im większa indukcyjność, tym większe stałe czasowe, a więc wolniejsze narastanie prądu do wartości U_i/R_{tiny} i opadanie do U_i/R_L .


Jeżeli indukcyjność będzie odpowiednio duża, możemy uzyskać stałe czasowe dużo większe od okresu przełączania T_s . Wówczas między kolejnymi przełączeniami klucza prąd ani nie zdąży narosnąć do U_i/R_{tiny} , ani opaść do U_i/R_L . Jednocześnie zmiany prądu będą praktycznie liniowe, gdyż widoczny będzie tylko początkowy, prawie liniowy fragment przebiegu wykładniczego. Zilustrowano to na rys. 6c.



Rys. 5. Wyrowadzenie topologii przetwornicy podwyższającej napięcie:
 a) z kluczem dwupołożeniowym; b) z dławikiem; c) z kondensatorem;
 d) z fizycznymi kluczami półprzewodnikowymi



Rys. 6. Przebieg prądu wejściowego w układach z rys. 5: a) brak dławika (rys. 5a); b) dławik (rys. 5b) o małej indukcyjności ($\tau_1, \tau_2 < T_s$); c) dławik od dużej indukcyjności ($\tau_1, \tau_2 \gg T_s$)



Rys. 7. Zredukowana topologia obwodu z rys. 5b: a) w takcie 1; b) w takcie 2

Obliczmy, ile zyskaliśmy na wprowadzeniu dławika. W takcie 1, trwającym przez czas DT_s , prąd płynie w oczku U_i - L - R_{tiny} (zob. rys. 7a). Oznaczmy napięcie na oporniku R_{tiny} przez u_{tiny} . Wówczas z napięciowego prawa Kirchhoffa otrzymujemy:

$$U_i - u_{\text{tiny}} - u_L = 0 \quad (20)$$

skąd

$$U_i - i_L R_{\text{tiny}} = L \frac{di_L}{dt} \quad (21)$$

Założmy, że indukcyjność L jest duża, w związku z czym zmiany prądu dławika i_L wokół jego wartości średniej $I_{L(\text{av})}$ są niewielkie i liniowe. W takim razie zmienny prąd dławika można przybliżyć stałą wartością $I_{L(\text{av})}$, zaś pochodną tego prądu – ilorazem $\Delta i_L / \Delta t$:

$$U_i - I_{L(\text{av})} R_{\text{tiny}} = L \frac{\Delta i_L}{\Delta t} \quad (22)$$

Oznaczmy zmianę prądu w takcie 1 przez $+\Delta i_{L1}$ (wzrost prądu, patrz rys. 6c). Dokonuje się ona oczywiście na odcinku czasu o długości DT_s . Otrzymujemy więc

$$U_i - I_{L(\text{av})} R_{\text{tiny}} = L \frac{\Delta i_{L1}}{DT_s} \quad (23)$$

Rozważmy teraz takt 2, trwający przez czas $(1-D)T_s$. Prąd płynie w oczku U_i - L - R_L (zob. rys. 7b) i odkłada na rezystancji R_L pewne napięcie u_o . Z napięciowego prawa Kirchhoffa

$$U_i - u_o - u_L = 0 \quad (24)$$

otrzymujemy

$$U_i - I_{L(\text{av})} R_L = L \frac{-\Delta i_{L2}}{(1-D)T_s} \quad (25)$$

przy czym znak „-” przy zmianie prądu wynika z faktu, że w takcie 2 prąd ten maleje.

Naszym celem jest uzyskanie prądu odbiornika większego niż U_i/R_L . Ponieważ przez odbiornik płynie obecnie (w takcie 2) prąd $I_{L(\text{av})}$, więc trzeba obliczyć jego wartość. Skorzystamy tu z założenia, że układ znajduje się w stanie ustalonym (czyli „zwyczajnej” pracy). Wynika stąd, że $\Delta i_{L1} = \Delta i_{L2}$. W przeciwnym razie prąd i_L na koniec każdego kolejnego okresu byłby inny, czyli stan nie byłby ustalony. Wyliczając Δi_{L1} z równania (23) i Δi_{L2} z równania (25) i przyrównując jedno do drugiego, otrzymujemy

$$\frac{DT_s}{L} (U_i - I_{L(\text{av})} R_{\text{tiny}}) = \frac{(1-D)T_s}{L} (U_i - I_{L(\text{av})} R_L) \quad (26)$$

a po przekształceniach

$$I_{L(\text{av})} = \frac{U_i}{(1-D)R_L + DR_{\text{tiny}}} \quad (27)$$

Można łatwo udowodnić, że skoro $R_{\text{tiny}} < R_L$, to mianownik jest zawsze mniejszy od R_L , a więc $I_{L(\text{av})} > U_i/R_L$. O to chodziło, jednak jest to sukces połowiczny. Prąd o tej wartości płynie przez odbiornik tylko przez czas $(1-D)T_s$, natomiast przez pozostałą część okresu prąd odbiornika wynosi 0. Jaki jest tego skutek dla napięcia wyjściowego? W najlepszym razie, gdy $R_{\text{tiny}} = 0$, prąd dławika wyniesie

$$I_{L(\text{av})} = \frac{1}{1-D} \frac{U_i}{R_L} \quad (28)$$

W takim razie napięcie wyjściowe

$$u_o = \begin{cases} \frac{1}{1-D} \frac{U_i}{R_L} \cdot R_L = \frac{U_i}{1-D} & \text{w takcie 2} \\ 0 \cdot R_L = 0 & \text{w takcie 1} \end{cases} \quad (29)$$

Średnio uzyskujemy napięcie wyjściowe

$$U_{o(\text{av})} = \frac{1}{T_s} \int_{T_s} u_o dt = \frac{1}{T_s} \left(\int_{(1-D)T_s} \frac{U_i}{1-D} dt + \int_{DT_s} 0 dt \right) = \frac{1}{T_s} \frac{U_i}{1-D} (1-D)T_s = U_i \quad (30)$$

Okazuje się więc, że z napięciem jesteśmy w punkcie wyjścia mimo uzyskania korzystnego wzrostu prądu płynącego przez odbiornik. Stało się tak dlatego, że prąd, **mimo że większy, nadal płynie przez odbiornik tylko przez część okresu**. Poszliśmy jednak w dobrym kierunku, gdyż dla układu z rys. 5a średnie napięcie wyjściowe wynosiło DU_i (można to prosto obliczyć zapisując równania analogiczne do dwóch powyższych) – a więc nawet mniej niż w układzie bez przekształtnika.

Otrzymane do tej pory układy mają też drugą wadę: napięcie wyjściowe trudno wykorzystać do zasilania wielu typowych aplikacji, gdyż cały czas **zmienia się ono między zerem a wartością maksymalną**.

2.4.d. Magazynowanie energii w kondensatorze

Do zasilania odbiornika w takcie 1, kiedy prąd źródła płynie przez opornik R_{tiny} , potrzebny jest **dotatkowy magazyn energii**. Tę rolę może spełnić kondensator. Jak wiadomo, element ten przeciwstawia się zmianom napięcia, dlatego dodatkowym zyskiem z jego wprowadzenia będzie **zmniejszenie amplitudy zmian napięcia wyjściowego**.

Jeżeli kondensator ma służyć za źródło energii dla odbiornika, to oczywiście należy go przyłączyć bezpośrednio na zaciski tego ostatniego (patrz rys. 5c). Rys. 8 pozwala zrozumieć działanie tego układu. W takcie 2 źródło poprzez dławik zasila odbiornik i jednocześnie ładuje kondensator (rys. 8b). Natomiast w takcie 1 prąd źródła płynie przez opornik R_{tiny} , a odbiornik jest zasilany z kondensatora C (rys. 8a). Dodatkowo kondensator wygładza przebieg napięcia wyjściowego u_o na identycznej zasadzie, jak zobrazowana na rys. 6 dla dławika i prądu i_L .

Sprawdźmy jednak, czy nasze przewidywania są słuszne. Załóżmy, że pojemność C jest tak duża, że napięcie wyjściowe można uznać za stałe, równe pewnej wartości U_o . Przy tym założeniu przepiszmy równanie (24):

$$U_i - u_o - u_L = 0 \Rightarrow U_i - U_o = L \frac{di_L}{dt} \quad (31)$$

Skoro jego lewa strona jest stała, to i prawa strona musi być stała. Oznacza to, że prąd dławika i_L będzie narastał liniowo (stała pochodna). Można go więc tak jak poprzednio wyrazić ilorazem różnic [por. równanie (25)]:

$$U_i - U_o = L \frac{-\Delta i_{L2}}{(1-D)T_s} \quad (32)$$

(przy czym zmiana prądu cewki Δi_{L2} może mieć inną wartość niż w układzie bez kondensatora).

W takcie 1 jakościowo nic się nie zmieniło. Możemy jedynie mieć do czynienia z innymi wartościami $I_{L(av)}$ i Δi_{L1} . Możemy więc przepisać równanie (23):

$$U_i - I_{L(av)}R_{tiny} = L \frac{\Delta i_{L1}}{DT_s} \quad (33)$$

Tak jak poprzednio, wyliczmy i przyrównajmy zmiany prądu dławika w taktach 1 i 2:

$$\frac{DT_s}{L}(U_i - I_{L(av)}R_{tiny}) = -\frac{(1-D)T_s}{L}(U_i - U_o) \quad (34)$$

skąd

$$U_o = \frac{U_i - I_{L(av)}DR_{tiny}}{1-D} \quad (35)$$

Założyliśmy na wstępie, że R_{tiny} jest stosunkowo małe. Przyjmijmy na razie, że $R_{tiny} \approx 0$, wówczas

$$U_o = \frac{U_i}{1-D} \quad (36)$$


Uzyskany wynik pokazuje, że w układzie z dławikiem i kondensatorem **napięcie wejściowe zostaje podwyższone** w stosunku $1/(1-D)$ – pamiętajmy, że $D \in [0; 1]$. Przy tym, im większy współczynnik wypełnienia D , tym wyższe napięcie wyjściowe U_o . Zaprojektowaliśmy więc przekształtnik DC-DC podwyższający napięcie.

Elementy bierne – L i C – są **niezbędne ze względu na konieczność zgromadzenia energii** w jednym takcie pracy i przekazania jej między elementami w takcie następnym. Jednocześnie powodują one **wygładzenie przebiegów** (zmniejszenie amplitudy tętnienia) prądu wejściowego i napięcia wyjściowego, pełnią więc rolę filtru opisaną w paragrafie 2.3.d. W rozpatrywanej przetwornicy elementy tego filtru są rozdzielone, jednak można wykazać, że układ ten da się sprowadzić do układu z równoważnym filtrem LC w typowym układzie Γ . Wygładzenie przebiegów jest korzystne, gdyż

- 1^o źródło nie jest obciążane skokowymi zmianami prądu, które w przypadku źródła rzeczywistego musiałyby oznaczać zapady napięcia;
- 2^o odbiornik jest zasilany napięciem o niewielkim tętnieniu, bez czego duża część odbiorników wręcz nie mogłaby działać.

Założenie zerowej rezystancji R_{tiny} w dodatkowej gałęzi oznacza, że wydzielanie mocy w układzie (rys. 5c) ma miejsce wyłącznie w odbiorniku R_L . Jest to więc **układ z przekształtnikiem idealnym** – bezstratnym. Jak wynika wprost z zależności (36), współczynnik przetwarzania napięcia przetwornicy idealnej wynosi

$$K_{U(i_d)} = \frac{U_o}{U_i} = \frac{1}{1-D} \quad (37)$$



Rys. 8. Zredukowana topologia obwodu z rys. 5c: a) w takcie 1; b) w takcie 2

2.5. Układ z kluczem półprzewodnikowym

2.5.a. Działanie półprzewodnikowego klucza dwupozycyjnego

Praktyczny układ przetwornicy podwyższającej napięcie z rzeczywistym kluczem półprzewodnikowym przedstawia rys. 5d. Jak widać, kluczowi z rys. 5c odpowiadają tu **dwa przyrządy półprzewodnikowe**: tranzystor i dioda. Pojedynczy przyrząd posiada bowiem zawsze tylko 2 końcówki główne, nie można więc za jego pomocą zrealizować klucza dwupozycyjnego.

Zauważmy, że rezystancja tranzystora w stanie załączenia pełnić będzie rolę niewielkiej rezystancji R_{tiny} .

Sterowanie kluczem dokonuje się oczywiście za pośrednictwem tranzystora, gdyż dioda jest elementem niesterowalnym. Konstrukcja układu powoduje jednak, że **tylko jeden z dwóch przyrządów jest w danym momencie załączony**.

1. Kiedy tranzystor jest załączony (takt 1, poziom wysoki impulsu napięcia bramka-źródło u_{GS}), napięcie na nim jest niskie (rzędu 0,1–1 V), a więc anoda diody znajduje się na niższym potencjale niż katoda przyłączona do potencjału U_0 . Dioda jest więc wyłączona.
2. Kiedy tranzystor zostaje wyłączony (takt 2, poziom niski impulsu napięcia bramka-źródło u_{GS}), stanowi on rozwarcie, a więc potencjał anody jest wymuszony przez działanie układu. W wyniku wyłączenia tranzystora, jego rezystancja zaczyna wzrastać, natomiast prąd nie może się znacząco zmniejszyć. Jest to bowiem prąd dławika, zaś z praw fizyki wynika, że nie może on się zmienić skokowo. W wyniku napięcie na tranzystorze rośnie – aż do chwili, gdy przekroczy napięcie U_0 o napięcie progowe diody $U_{\text{F(TO)}}$. Wówczas zaczyna przewodzić dioda, a przez tranzystor prąd przestaje płynąć, gdyż jego rezystancja szybko osiąga rząd 1–100 MΩ.

Klucz w postaci tranzystora i diody nie jest jedynym stosowanym rozwiązaniem. Istnieją również konstrukcje z dwoma tranzystorami. Wówczas jednak sterowanie musi być bardziej skomplikowane, aby zapewnić synchronizację przełączania. W układzie z diodą synchronizacja jest samoczynna jak to przedstawiono wyżej.

2.5.b. Straty energii przy twardym przełączaniu

Spróbujmy określić, w jaki sposób stratność rzeczywistego klucza półprzewodnikowego wpływa na działanie przetwornicy.

Moc strat dynamicznych można oszacować jak w paragrafie 2.3.c. Należy jednak wziąć pod uwagę inny charakter przełączania. W przypadku rozważanej przetwornicy jest to tzw. **przełączanie twarde** (ang. *hard switching*). Różni się ono nieco od **przełączania miękkiego** (ang. *soft switching*), które rozważaliśmy do tej pory. Zakładaliśmy bowiem, że prąd główny i napięcie główne zmieniają się jednocześnie.

Tymczasem w przetwornicy – co stwierdziliśmy w paragrafie 2.5.a – prąd dławika nigdy nie może przestać płynąć. Tak więc najpierw napięcie dren-źródło (u_{T}) musi wzrosnąć na tyle, by doprowadzić do załączenia diody – a więc do wartości $U_0 + U_{\text{F(TO)}} \approx U_0$. Dopiero od tej chwili prąd dławika zaczyna od tranzystora przejmować dioda, a więc prąd tranzystora i

może stopniowo spaść do zera (rys. 9). Po załączeniu diody napięcie u_T pozostaje równe $U_o + u_D$. Spadek napięcia na diodzie u_D wynika z wartości prądu $i_D = i_L$ i – o ile została ona dobrze dobrana – jest dużo mniejszy od napięć U_i i U_o . Można więc przyjąć, że $u_T = U_o$.

Odwrotna sytuacja występuje przy załączaniu tranzystora. Najpierw tranzystor musi przejąć od diody cały prąd dławika. Dopóki dioda przewodzi jakikolwiek prąd, utrzymuje się na niej niski spadek napięcia u_D – a więc napięcie na tranzystorze u_T nadal jest wymuszone do wartości $U_o + u_D$. Zaczyna ono opadać dopiero po przejęciu całości prądu dławika przez tranzystor. Wówczas bowiem dioda wyłącza się i przestaje zwierzać dren tranzystora do dodatniego bieguna odbiornika.

Dla uproszczenia obliczeń podtrzymamy założenie, że zmiany prądu dławika w okresie pracy są pomijalnie małe w porównaniu z jego wartością średnią:

$$\Delta i_L \ll I_{L(av)} \quad (38)$$

co pozwala przyjąć

$$i_L \approx I_{L(av)} = \text{const} \quad (39)$$

Zwróćmy uwagę, że prąd tranzystora i_T w czasie jego załączenia (DT_s) jest równy właśnie prądowi dławika.

W opisaney sytuacji, jeżeli przybliżymy przebiegi prądu i napięcia podczas przełączania odcinkami prostymi, otrzymamy **przebieg mocy chwilowej o kształcie trójkąta** (rys. 9). Wartość szczytowa mocy chwilowej równa będzie iloczynowi napięcia w stanie wyłączenia U_{off} i prądu w stanie załączenia I_{on} , a więc w rozważanym układzie $U_o I_{L(av)}$. Stąd energia tracona, równa polu pod przebiegiem mocy chwilowej, wyraża się zależnościami (przyjmując $U_{on} \approx 0$):

$$W_{on} = \frac{1}{2} U_{off} I_{on} t_{on} = \frac{1}{2} U_o I_{L(av)} t_{on} \quad (40)$$

$$W_{off} = \frac{1}{2} U_{off} I_{on} t_{off} = \frac{1}{2} U_o I_{L(av)} t_{off} \quad (41)$$

gdzie t_{on} i t_{off} oznaczają sumaryczny czas, przez który trwa odpowiedni stan przejściowy (załączanie lub wyłączenie) w obwodzie mocy.

Z analizy charakterystyki ładunku bramki wynika, że czasy przełączania występujące w powyższych wzorach odpowiadają dostarczaniu/odbieraniu ładunku równego $Q_{GS2} + Q_{GD}$. Szacunki energii są i tak obciążone sporym błędem, więc z dobrym przybliżeniem można uznać, że $Q_{GS2} + Q_{GD} \approx Q_{G(on)}$, zaś $t_{on} \approx t_r$ i $t_{off} \approx t_f$.

2.5.c. Moc strat w tranzystorze

Skoro prąd tranzystora w stanie załączenia uznajemy za stały, to również napięcie na nim w stanie załączenia U_{on} będzie stałe. Stąd energia tracona w stanie przewodzenia wynosi

$$W_{ons} = \int_{DT_s} i_T u_T dt = I_{L(av)} \cdot U_{on} \cdot DT_s \quad (42)$$

W przypadku tranzystora MOSFET naturalnie jest posługiwać się rezystancją w stanie załączenia $R_{DS(on)}$. Taki jest bowiem fizyczny charakter jego obwodu mocy (w zakresie

liniowym), co widać na statycznej charakterystyce wyjściowej. Powyższe wyrażenie przyjmuje postać

$$W_{\text{ons}} = I_{L(\text{av})} \cdot I_{L(\text{av})} R_{\text{DS(on)}} \cdot DT_s = I_{L(\text{av})}^2 R_{\text{DS(on)}} DT_s \quad (43)$$

Z uzyskanych zależności (40), (41) i (43) wynika, że moc strat statycznych i dynamicznych oraz całkowita moc strat w tranzystorze wynoszą


$$P_{T,\text{stat}} = \frac{W_{\text{ons}} + W_{\text{offs}}}{T_s} \approx \frac{W_{\text{ons}}}{T_s} = DI_{L(\text{av})}^2 R_{\text{DS(on)}} \quad (44)$$

$$P_{T,\text{dyn}} = \frac{W_{\text{on}} + W_{\text{off}}}{T_s} = \frac{1}{2} I_{L(\text{av})} U_o (t_{\text{on}} + t_{\text{off}}) f_s \quad (45)$$

$$P_T = P_{T,\text{stat}} + P_{T,\text{dyn}} = DI_{L(\text{av})}^2 R_{\text{DS(on)}} + \frac{1}{2} I_{L(\text{av})} U_o (t_{\text{on}} + t_{\text{off}}) f_s \quad (46)$$

Jak widać, **oba składniki rosną ze wzrostem współczynnika wypełnienia** impulsów sterujących. W przypadku strat statycznych wynika to z faktu, że tranzystor przewodzi przez coraz większą część okresu. W przypadku strat dynamicznych – ze wzrostu napięcia U_o , przy którym przełączany jest tranzystor.

Uzyskana zależność potwierdza wniosek sformułowany już w paragrafie 2.3.c: **na moc strat wpływ ma rezystancja w stanie załączenia oraz czasy przełączania**. Moc strat dynamicznych jest również tym większa, **im większa częstotliwość przełączania**.



Rys. 9. Przełączanie twarde w przetwornicy podwyższającej napięcie (przebiegi uproszczone)

2.5.d. Prąd dławika

Brakuje nam jeszcze wiedzy o zachowaniu średniego prądu dławika. Można go obliczyć biorąc pod uwagę, że w stanie ustalonym **ładunek dostarczony do kondensatora** (ze źródła) w takcie 2 **musi być równy ładunkowi odebranemu** (przez odbiornik) w takcie 1 (patrz rys. 8). W przeciwnym razie ładunek zgromadzony w kondensatorze na koniec każdego kolejnego okresu byłby inny, a więc stan układu nie byłby ustalony.

W takcie 2

$$\Delta q_{C,t2} = \int_{(1-D)T_s} i_C dt = \int_{(1-D)T_s} (i_L - i_o) dt = \int_{(1-D)T_s} i_L dt + \int_{(1-D)T_s} I_o dt = \int_{(1-D)T_s} i_L dt - I_o \cdot (1-D)T_s \quad (47)$$

Zauważmy, że pierwszy składnik można wyrazić jako

$$(1-D)T_s \cdot \frac{1}{(1-D)T_s} \int_{(1-D)T_s} i_L dt = (1-D)T_s \cdot I_{L(av,t2)} \quad (48)$$

gdzie $I_{L(av,t2)}$ jest średnią z prądu dławika za takt 2. Spojrzenie na rys. 6c oraz uwzględnienie założenia o liniowym narastaniu i opadaniu prądu prowadzą do wniosku, że średnia za takt 2 jest równa średniej za takt 1 i średniej za cały okres T_s . Wynika to z ustalonego stanu układu – prąd dławika zmienia się zawsze między tą samą wartością minimalną i maksymalną. Skoro zaś zmiany są liniowe, to średnia jest zawsze równa po prostu średniej arytmetycznej z tych dwóch wartości. Wobec tego

$$\Delta q_{C,t2} = (1-D)T_s I_{L(av)} - (1-D)T_s I_o = (I_{L(av)} - I_o)(1-D)T_s \quad (49)$$

Z kolei w takcie 1

$$\Delta q_{C,t1} = \int_{DT_s} i_C dt = \int_{DT_s} (-i_o) dt = -I_o DT_s \quad (50)$$

Z przyrównania zależności (48) i (50) otrzymujemy

$$I_{L(av)} = \frac{I_o}{1-D} = \frac{U_o}{(1-D)R_L} \quad (51)$$

Napięcie wyjściowe U_o wyraża się nadal zależnością (35) [s. 24], która uwzględnia istnienie niezerowej rezystancji w fazie 1. Przy tym obecnie rezystancję tę stanowi rezystancja tranzystora w stanie załączenia $R_{DS(on)}$. Po uwzględnieniu tego faktu

$$I_{L(av)} = \frac{U_i - I_{L(av)} DR_{DS(on)}}{(1-D)^2 R_L} \quad (52)$$

skąd po uporządkowaniu

$$I_{L(av)} = \frac{U_i}{(1-D)^2 R_L + DR_{DS(on)}} \quad (53)$$

2.5.e. Sprawność energetyczna

Dokładne wyznaczenie sprawności przetwornicy jest oczywiście niemożliwe. Pewną wiedzę o układzie możemy jednak zyskać przyjmując (co jest prawdą w szerokim zakresie częstotliwości), że gros mocy strat w przekształtniku ΔP_c przypada na tranzystor. Dodatkowo założymy, że częstotliwość przełączania jest na tyle mała, a czasy przełączania na tyle krótkie, że moc strat dynamicznych $P_{T,dyn} \ll P_{T,stat}$ i można ją zaniedbać. Tak więc

$$\Delta P_c = P_{T,stat} = DI_{L(av)}^2 R_{DS(on)} \quad (54)$$

Moc czynna wejściowa przetwornicy wynosi


$$P_i = \frac{1}{T_s} \int_{T_s} u_i i_i dt = \frac{1}{T_s} \int_{T_s} U_i I_{L(av)} dt = \frac{1}{T_s} U_i I_{L(av)} \int_{T_s} dt = \frac{1}{T_s} U_i I_{L(av)} T_s = U_i I_{L(av)} \quad (55)$$

Stąd sprawność

$$\eta = \frac{P_i - \Delta P_c}{P_i} = 1 - \frac{\Delta P_c}{P_i} = 1 - \frac{I_{L(av)}}{U_i} DR_{DS(on)} \quad (56)$$

Podstawiając zależność na średni prąd dławika (53), otrzymujemy

$$\eta = 1 - \frac{DR_{DS(on)}}{(1-D)^2 R_L + DR_{DS(on)}} = \frac{1}{1 + \frac{D}{(1-D)^2} \frac{R_{DS(on)}}{R_L}} \quad (57)$$



Rys. 10. Zależność mocy czynnych w układzie (linie ciągłe) i sprawności układu η (linia kropkowa) od współczynnika wypełnienia impulsów D . Uwzględniono wyłącznie moc strat statycznych w tranzystorze dla $R_{DS(on)}/R_L = 0,01$. Mocy przedstawiono w wartościach względnych (P_i), w odniesieniu do $P_i|_{D=0}$.

Przeanalizujmy otrzymany wynik. Dla współczynnika wypełnienia równego 0, $\eta = 1$. Jest to oczywiste, gdyż wówczas przez tranzystor nie płynie prąd, nie ma więc strat mocy. Wraz ze wzrostem współczynnika wypełnienia, czynnik $D/(1-D)^2$ rośnie coraz szybciej, jako że jego licznik rośnie w pierwszej potęgce, a mianownik maleje w kwadracie. Skutkuje to **spadkiem sprawności**, tym większym, **im większa rezystancja tranzystora względem rezystancji odbiornika** $R_{DS(on)}/R_L$. Ostatecznie dla $D = 1$ sprawność będzie zerowa. Jest to również łatwo wytłumaczalne, gdyż wówczas przez cały okres prąd przewodzony jest przez tranzystor, na wyjście nie jest więc przekazywana żadna energia.

Przebieg zależności (57) dla stosunku $R_{DS(on)}/R_L = 0,01$ – a więc np. $R_{DS(on)} = 100 \text{ m}\Omega$, $R_L = 10 \Omega$ – przedstawiono na rys. 10. Jak widać, sprawność przetwornicy w tych warunkach obniża się do 0,5 przy współczynniku wypełnienia $D \approx 0,9$.

2.5.f. Wpływ strat mocy na charakterystyki przetwornicy

Na rys. 10 pokazano również, w jaki sposób zmieniają się poszczególne moce czynne, przy czym wykreślono je w wartościach względnych P_r w odniesieniu do mocy czynnej wejściowej przy $D = 0$ (tranzystor stale rozwarty):

$$P_r = \frac{P}{P_i|_{D=0}} = \frac{P}{U_i^2/R_L} \quad (58)$$

Krzywe pokazują jasno, że spadek sprawności ma związek ze wzrostem mocy strat w tranzystorze. Początkowo (mały współczynnik wypełnienia) ma ona wartość kilka rzędów wielkości mniejszą niż moc wejściowa i moc wyjściowa. Jednak **tempo wzrostu mocy strat w tranzystorze** (ze wzrostem współczynnika wypełnienia) jest dużo większe niż tempo wzrostu mocy wejściowej. Dla pewnej wartości D moc strat w tranzystorze zrównuje się z mocą wyjściową i wówczas sprawność przekształtnika osiąga wartość 0,5.

Zauważmy, że w miarę dalszego wzrostu współczynnika D , moc dostarczana do odbiornika wręcz spada. Przedstawiając znaną zależność

$$P_o = \frac{U_o^2}{R_L} \quad (59)$$

w postaci

$$U_o = \sqrt{P_o R_L} \quad (60)$$

wnioskujemy, że układ **traci zdolność podwyższania napięcia**. Dla uzyskania jeszcze wyższych napięć należałoby bowiem dostarczyć odpowiednio większą moc wyjściową. Tymczasem ta – jak zauważyliśmy – maleje.


Porównując wyrażenia (51) i (53), po przekształceniach otrzymamy

$$K_U = \frac{U_o}{U_i} = \frac{1}{1 - D + \frac{D}{1 - D} \frac{R_{DS(on)}}{R_L}} \quad (61)$$

W stosunku do przetwornicy idealnej, której działanie opisywała zależność (37) [s. 25], w mianowniku pojawił się dodatkowy czynnik. Sprawia on, że ze wzrostem współczynnika wypełnienia D , **współczynnik przetwarzania napięcia coraz bardziej odbiega od wartości**

idealnej *in minus*. Tak jak w przypadku sprawności, różnica między przetwornicą rzeczywistą a idealną jest tym większa, **im większy stosunek rezystancji $R_{DS(on)}/R_L$** . Pokazują to charakterystyki wykreślone na podstawie zależności (61) na rys. 11b. Zestawiając wzory (37), (57) i (61) można zauważyć prostą zależność

$$K_U = K_{U(id)} \cdot \eta \quad (62)$$



Rys. 11. Charakterystyki przetwornicy podwyższającej napięcie w funkcji współczynnika wypełnienia impulsów D oraz stosunku $R_{DS(on)}/R_L$ (wartość 0 odpowiada przetwornicy idealnej – bezstratnej): a) sprawność; b) współczynnik przetwarzania napięcia. Uwzględniono wyłącznie statyczne straty mocy w tranzystorze.

Z rys. 11 można odczytać, że dla stosunku $R_{DS(on)}/R_L = 1/1000$ przetwornica utrzymuje wysoką sprawność (powyżej 0,9) aż do $D \approx 0,9$. Utrzymuje również zdolność podwyższania napięcia do $D \approx 0,95$. Gdy stosunek rezystancji wynosi 1/100, sprawność zaczyna szybko spadać już od $D \approx 0,8$ (gdy $\eta \approx 0,8$). W tym przypadku możliwe jest wydajne podwyższenie napięcia ok. 4-krotnie. Uzyskanie maksimum K_u , nieco przekraczającego 5, okupione jest już znacznymi stratami mocy.

Inżynierska reguła mówi więc, że rezystancja tranzystora w stanie załączenia powinna być mniejsza od rezystancji odbiornika optymalnie 3 rzędy wielkości. Różnica mniejsza niż 2 rzędy wielkości (100 razy) jest – jak wynika z rys. 11 – zupełnie nieakceptowalna. Natomiast większa może być często nieopłacalna – wymagałaby zastosowania tranzystora o wysokiej cenie, podczas gdy sprawność rzędu 0,9–0,95 może być wystarczająca, a przetwornice rzadko pracują w zakresie D tak szerokim jak 0–0,9. Niemniej niektóre specyficzne aplikacje mogą wymagać jeszcze mniejszego stosunku $R_{DS(on)}/R_L$.

Należy pamiętać, że celem powyższych rozważań było wyłącznie określenie wpływu strat mocy w tranzystorze, co udało się osiągnąć. W rzeczywistym układzie również z diodą i elementami biernymi (dławikiem i kondensatorem) są związane straty mocy. Powodują one dalszy spadek sprawności i współczynnika przetwarzania napięcia – zarówno dla dużych, jak i dla małych wartości współczynnika wypełnienia.

2.5.g. Częstotliwość pracy i zastosowanie tranzystorów MOSFET

Zdolność cewek i kondensatorów do filtracji odpowiednio prądu i napięcia jest ściśle powiązana ze **zdolnością magazynowania energii**. Ta z kolei w **niekorzystny sposób wiąże się z gabarytami elementu**. Im większą energię chcemy zmagazynować – a więc im skuteczniej chcemy filtrować (mniejsza amplituda zmian prądu lub napięcia) – tym większa i cięższa musi być cewka lub kondensator. Równocześnie **rośnie pasożytnicza rezystancja elementu**, co sprawia, że zwiększają się straty mocy.

Spójrzmy jednak na rys. 6, który – jak już powiedzieliśmy – stosuje się zarówno do cewki i prądu, jak i do kondensatora i napięcia. Wynika z niego, że gdyby proporcjonalnie skrócić czas trwania obu taktów, prąd zdąży narosnąć/opaść o mniejszą wartość. Amplituda zmian zmniejszy się więc, czyli filtracja stanie się bardziej skuteczna. Rozumując odwrotnie, taką samą skuteczność filtracji można uzyskać z użyciem dławika o **mniejszej indukcyjności**, jeżeli skróci się okres T_s , czyli **zwiększy częstotliwość przełączania** f_s .

Powyższe spostrzeżenie stanowi **główny argument na rzecz wysokiej częstotliwości pracy** wszelkich przekształtników o działaniu przełączającym. Ze wzoru (45) wynika jednak, że moc strat dynamicznych w tranzystorze jest proporcjonalna do częstotliwości. Tak samo rzecz ma się w przypadku diody.

Zwiększenie częstotliwości przełączania jest więc możliwe, o ile zastosuje się przyrządy półprzewodnikowe o **małych stratach dynamicznych**. Zgodnie z zależnością (45), oznacza to krótkie czasy przełączania. Tranzystorami o najkrótszych czasach przełączania są obecnie **tranzystory MOSFET**. Tłumaczy to ich wyjątkową popularność – wręcz dominację – w układach przetwornic prądu stałego.

Dodatkowy zysk z zastosowania tranzystorów MOSFET płynie z **polowego mechanizmu sterowania**. Oznacza on po pierwsze bardzo niewielką moc sterowania, dzięki czemu sterowanie nie obniża sprawności układu – jak to ma miejsce w przypadku sterowanych prądowo tranzystorów BJT. Po drugie, możliwe jest sterowanie kluczem półprzewodnikowym bezpośrednio z wyjść układów scalonych.

2.6. Przebiegi w układzie przetwornicy podwyższającej napięcie

2.6.a. Kompletny obraz działania układu

Przebiegi we wszystkich punktach i elementach układu (rys. 5d, s. 20) zostały zamieszczone na rys. 12. Przebiegi, które można uznać za stałe w czasie, tj. U_i , U_o , I_o , pominięto.

Działanie układu podzielimy jak dotychczas na dwa takty. Aby uzyskać w miarę prosty opis działania przetwornicy, zakładamy, że przekształtnik jest idealny, tzn.:

- 1) napięcie wejściowe U_i jest idealnie stałe dzięki zerowej rezystancji wewnętrznej i nieskończenie dużej stabilności źródła;
- 2) prąd wyjściowy I_o jest idealnie stały dzięki nieskończenie dużej pojemności kondensatora C, który pochłania całą składową przemienną;
- 3) klucz półprzewodnikowy (dioda, tranzystor) załączony ma zerową rezystancję, więc zerowy spadek napięcia;
- 4) klucz półprzewodnikowy wyłączony ma nieskończenie dużą rezystancję, więc zerowy prąd;
- 5) przełączanie kluczy jest nieskończenie szybkie.


Takt 1. Impuls napięcia podany na wejście (między bramką a źródło) tranzystora powoduje jego załączenie. Napięcie na tranzystorze u_T spada więc do zera (w rzeczywistości – do pewnej wartości $i_T \cdot R_{DS(on)}$). Prąd i_T przyjmuje wartość, którą w tym momencie osiąga prąd dławika i_L , gdyż prąd dławika zamyka się w obwodzie U_i –L–T. Dioda w tym momencie wyłącza się, gdyż załączony tranzystor zwiera jej anodę do masy. W wyniku tego napięcie na diodzie u_D jest ujemne i wynosi dokładnie $-U_o$. Prąd diody $i_D = 0$ zgodnie z założeniem.

Identycznie do masy zwierana jest prawa końcówka dławika, w wyniku czego napięcie u_L na nim wynosi U_i . Prąd dławika w tej fazie narasta, gdyż jego pochodna jest proporcjonalna do napięcia $u_L = L di_L/dt$. W idealnej przetwornicy przez odbiornik płynie stały prąd I_o , którego przepływ w takcie 1 zapewnia kondensator C. Dlatego prąd i_C musi wynosić $-I_o$.

Takt 2. Koniec impulsu, a więc wymuszenie zerowego napięcia między bramką a źródłem tranzystora, powoduje jego wyłączenie. Napięcie na tranzystorze rośnie, a w chwili, gdy przewyższy wartość U_o o napięcie progowe diody, ta ostatnia załącza się. Dioda przejmuje dotychczasowy prąd dławika, więc $i_D = i_L$, a $i_T = 0$. Od tego momentu napięcie na diodzie $u_D = 0$. Natomiast napięcie na tranzystorze u_T wynosi U_o , gdyż załączona dioda zwiera dren z górną końcówką odbiornika.

Napięcie na cewce jest równe różnicy $U_i - U_o$, co wynika w prosty sposób z napięciowego prawa Kirchhoffa. Ponieważ układ podwyższa napięcie, czyli $U_o > U_i$, więc $u_L < 0$. W związku z tym prąd cewki spada ($di_L/dt = u_L/L$).

Kondensator w tej fazie jest ładowany ze źródła U_i , w związku z czym pobiera pewną nadwyżkę prądu dławika ponad poziom I_o . Nadwyżka ta musi być taka, że ładunek dostarczony do kondensatora w takcie 2 (całka z prądu po czasie, a więc pole pod krzywą i_C) równa się ładunkowi oddanemu w takcie 1 (pole nad krzywą i_C). W przeciwnym razie na początku kolejnych okresów pracy ładunek zgromadzony w kondensatorze byłby inny, tymczasem z założenia analizujemy stan ustalony.



Rys. 12. Przebiegi w układzie przetwornicy podwyższającej napięcie

2.6.b. Pomiar mocy czynnej wejściowej i wyjściowej

Taki a nie inny kształt przebiegów na wejściu i wyjściu układu wymusza (lub umożliwia) stosowanie konkretnych technik pomiarowych.

Zawsze możliwy jest **pomiar mocy czynnej z definicji** – jako całki z iloczynu napięć i prądów. Wymaga to jednak dysponowania oscyloskopem z funkcją mnożenia przebiegów oraz o dużej częstotliwości próbkowania i liczbie zapamiętywanych próbek. Wynika to z faktu, że istotny wkład w całkowitą moc strat mogą mieć straty dynamiczne. Tymczasem powstają one w odcinku czasu t_{on} lub t_{off} bardzo krótkim w stosunku do okresu przełączania T_s . Z jednej strony definicja mocy czynnej wymaga więc, aby zarejestrować cały okres T_s , a z drugiej – konieczne jest uzyskanie bardzo dużej rozdzielczości próbek, dostosowanej do krótkich przedziałów t_{on} i t_{off} .

W przypadku przetwornic prądu stałego, o ile nie jest wymagana bardzo wysoka dokładność pomiaru, możliwe jest zastosowanie dużo prostszego podejścia. Zaczniemy od rozważenia mocy wyjściowej. W większości przetwornic (jak i w badanej w niniejszym ćwiczeniu) zapewniona jest skuteczna filtracja, więc napięcie wyjściowe i prąd wyjściowy można uznać za stałe. Z definicji mocy czynnej mamy wówczas

$$P_o = \frac{1}{T_s} \int_{T_s} u_o i_o dt = \frac{1}{T_s} U_o I_o \int_{T_s} dt = \frac{1}{T_s} U_o I_o T_s = U_o I_o \quad (63)$$

Moc czynna wyjściowa może być więc wyznaczona jako **iloczyn wskazań woltomierza i amperomierza wartości stałej**.

Zakładając, że przetwornica zasilana jest z idealnego źródła napięcia, napięcie wejściowe można również uznać za stałe. Nie można tego jednak założyć o prądzie wejściowym (patrz rys. 12). Dlatego

$$P_i = \frac{1}{T_s} \int_{T_s} u_i i_i dt = U_i \frac{1}{T_s} \int_{T_s} i_i dt = U_i I_{i(av)} \quad (64)$$

gdzie $I_{i(av)}$ jest wartością średnią za okres prądu wejściowego.

Wynik jest więc nieco inny niż na wyjściu. Należy jednak wiedzieć, że wszystkie analogowe mierniki oraz duża część cyfrowych mierników wartości stałej działa na zasadzie **uśredniania dużej liczby próbek** (działanie pozostałych opierać się może np. na detekcji wartości szczytowej). W miernikach analogowych uśrednianie wynika z bezwładności organu ruchomego, natomiast w cyfrowych – realizowane jest numerycznie. Dzięki temu wynik pomiaru wyraża nie tylko poziom przebiegu stałego, ale również składową stałą dowolnego przebiegu – jak bowiem wynika z analizy harmoniczej, **wartość składowej stałej jest matematycznie równa wartości średniej**.

Warunkiem poprawności wyniku jest tylko, aby **czas uśredniania był dużo dłuższy od okresu składowej przemiennej**. Wówczas przestaje mieć znaczenie to, czy uśrednianie odbywa się za całkowitą wielokrotność okresu. W układach przetwornic impulsowych jest to zawsze spełnione, gdyż już dla częstotliwości 10 kHz okres wynosi 0,1 ms, podczas gdy czas uśredniania w typowym mierniku cyfrowym jest rzędu 0,1–1 s.

Okazuje się więc, że również w przypadku mocy wejściowej możliwe jest jej wyznaczenie jako iloczynu wskazań woltomierza i amperomierza wartości stałej.

3. Pomiary

Pomiary w układzie przetwornicy dławikowej prądu stałego podwyższającej napięcie z tranzystorem MOSFET należy wykonać zgodnie z otrzymaną instrukcją wykonawczą.

4. Opracowanie i analiza wyników

4.1. Sterowanie kluczem półprzewodnikowym

1. Porównać przebiegi napięcia u_{GS} tranzystora zarejestrowane przy napięciu wejściowym $U_i = 0$ w punkcie 4.2/6 (instrukcji wykorzystanej do wykonania pomiarów) oraz przy $U_i > 0$ w punkcie 4.2/9. Opisać i wyjaśnić widoczną różnicę w oparciu o wiadomości podane w instrukcji 3^A. Istotny element wyjaśnienia stanowi zarejestrowany jednocześnie przebieg u_{DS} .
2. Na podstawie przebiegów zarejestrowanych w punktach 4.2/19 i 4.2/21, wykazać, że tranzystor MOSFET jest w badanym układzie częścią półprzewodnikowego klucza dwupozycyjnego. Co jest sygnałem sterującym tym kluczem i jakie parametry posiada ten przebieg w obserwowanych przypadkach (paragraf 2.3.a)? Czy przyjęcie $t_r = t_f = 0$ (w odniesieniu do tego przebiegu) jest uprawnione (uzasadnić odwołując się do zarejestrowanego przebiegu)?
3. Na podstawie przebiegów analizowanych w poprzednim punkcie wydedukować, jakie bezpośrednie (widoczne na oscylogramie) ograniczenia nakłada tranzystor MOSFET na współczynnik wypełnienia impulsów sterujących. W jaki sposób zmieniłyby się te ograniczenia przy zwiększeniu częstotliwości? Korzystając z wniosków z części A zaproponować zmianę w obwodzie bramki tranzystora, która pod tym względem pozwoliłaby na pracę układu z większą częstotliwością.
4. Na podstawie wyniku pomiaru z części A oraz wartości R_L , którą można obliczyć na podstawie wyników pomiarów napięcia i prądu wyjściowego, obliczyć stosunek $R_{DS(on)}/R_L$ dla badanego układu. Stwierdzić, czy tranzystor jest dobrze dobrany (paragraf 2.5.f).

4.2. Przetwarzanie napięcia

1. Wyniki uzyskane w punkcie 4.3/16 (instrukcji wykorzystanej do wykonania pomiarów) zebrać w tabeli. Na ich podstawie dodatkowo dla każdej wartości D obliczyć i dodać do tabeli:
 - a) współczynnik przetwarzania napięcia K_u ,
 - b) teoretyczny współczynnik przetwarzania napięcia przetwornicy idealnej $K_{U(id)}$ [wzór (37)],
 - c) moc czynną wejściową P_i ,
 - d) moc czynną wyjściową P_o ,
 - e) sprawność energetyczną η .
2. Na podstawie tabeli wykreślić na jednym wykresie charakterystyki $K_u = f(D)$ i $K_{U(id)} = f(D)$.
3. Na podstawie tabeli wykreślić charakterystykę $\eta = f(D)$.
4. Skomentować zmierzone wartości sprawności i współczynnika przetwarzania napięcia. Scharakteryzować i wyjaśnić przebieg krzywych otrzymanych w punktach 2 i 3 oraz powiązać je ze sobą (paragraf 2.5.e i 2.5.f).
5. Dla maksymalnej wartości współczynnika wypełnienia, korzystając z wyników $R_{DS(on)}$ i $Q_{G(on)}$ uzyskanych w pierwszej części ćwiczenia, oszacować moc strat statycznych i dynamicznych w tranzystorze (paragraf 2.5.b i 2.5.c; $R_G = 100 \Omega$). Zwrócić uwagę, czy warunki pomiaru ($I_{D(on)}$, $U_{DS(off)}$ – zob. paragraf 2.5.a, rys. 12) były zbliżone (co do rzędu wielkości).

Z pewnością zbliżona nie jest temperatura tranzystora. Należy to uwzględnić przemnażając rezystancję w stanie załączenia, wyznaczoną w temperaturze pokojowej, przez odpowiedni współczynnik – rezystancję znormalizowaną $R_{DS(on)norm} = R_{DS(on)}(T_j) / R_{DS(on)}(25^\circ\text{C})$. Wartość tego współczynnika jest rzędu 1–5 i można ją odczytać z charakterystyki zamieszczonej w karcie katalogowej tranzystora (przykładowa została podana w instrukcji do pierwszej części ćwiczenia). Ponieważ dokładna temperatura półprzewodnika T_j nie jest znana, przyjmując maksymalną dopuszczalną (150°C dla użytego tranzystora).

6. Oszacować moc wejściową z zależności (64) i (53), przyjmując U_i jak ustawione na zasilaczu (8 V). Na podstawie tego wyniku i wyniku z punktu 5, zakładając, że jedynym elementem stratnym przetwornicy jest tranzystor, oszacować sprawność przetwornicy. Porównać szacunek z wynikiem pomiaru. Oszacowaną sprawność wykorzystać też do obliczenia spodziewanego współczynnika przetwarzania napięcia z zależności (62) i porównać z wynikiem pomiaru.

5. Oczekiwana zawartość sprawozdania

Sprawozdanie powinno zawierać (zgodnie z rozdziałem 4):

- analizowane oscylogramy;
- odczytane i obliczone wartości oraz wszystkie wykorzystane wzory;
- tabelę wyników w funkcji współczynnika wypełnienia;
- wykonane wykresy;
- analizę wyników.

6. Wymagana wiedza

6.1. Przed przystąpieniem do wykonywania ćwiczenia

Nie dotyczy.

6.2. Kolokwium

Nie dotyczy.

7. Literatura

- [1] Erickson R. W., Maksimović D.: *Fundamentals of Power Electronics*. Second Edition. Norwell: Kluwer, 2001. ISBN 0-792-37270-0.